### (19) 世界知的所有権機関 国際事務局



# | 1888 | 1888 | 1888 | 1888 | 1888 | 1888 | 1888 | 1888 | 1888 | 1888 | 1888 | 1888 | 1888 | 1888 | 1888 | 188

## (43) 国際公開日 2006 年7 月20 日 (20.07.2006)

## (10) 国際公開番号 WO 2006/075469 A1

(51) 国際特許分類:

**G01L 1/14** (2006.01)

H01L 29/84 (2006.01)

(21) 国際出願番号:

PCT/JP2005/022747

(22) 国際出願日:

2005年12月12日(12.12.2005)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ: 特願2005-007784

2005年1月14日(14.01.2005) JP

- (71) 出願人(米国を除く全ての指定国について): 松下電工 株式会社(MATSUSHITA ELECTRIC WORKS, LTD.) [JP/JP]; 〒5718686 大阪府門真市大字門真 1 O 4 8 番 地 Osaka (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 飯井 良介 (MESHII, Ryosuke) [JP/JP]; 〒5718686 大阪府門真市 大字門真 1 O 4 8 番地 松下電工株式会社内 Osaka (JP). 境 浩司 (SAKAI, Kouji) [JP/JP]; 〒5718686 大阪


府門真市大字門真 1 0 4 8 番地 松下電工株式会社内 Osaka (JP). 石上 敦史 (ISHIGAMI, Atsushi) [JP/JP]; 〒 5718686 大阪府門真市大字門真 1 0 4 8 番地 松下電工株式会社内 Osaka (JP). 古久保 英一 (FURUKUBO, Eiichi) [JP/JP]; 〒 5718686 大阪府門真市大字門真 1 0 4 8 番地 松下電工株式会社内 Osaka (JP).

- (74) 代理人: 板谷 康夫 (ITAYA, Yasuo); 〒5420081 大阪府 大阪市中央区南船場 3 丁目 9番 1 0号 徳島ビル 7 階 Osaka (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

[続葉有]

(54) Title: CAPACITIVE SEMICONDUCTOR PHYSICAL QUANTITY SENSOR AND METHOD FOR MANUFACTURING THE SAME

(54) 発明の名称: 静電容量型半導体物理量センサ及びその製造方法



L LASER LIGHT IRRADIATION

(57) Abstract: A capacitive semiconductor physical quantity sensor in which the opposing peripheral regions (bonding regions) of a glass substrate and a silicon substrate are touched to each other for anode bonding, and an anode is bonded integrally by applying an anode bonding voltage to between both substrates. A fixed electrode is provided on the bonding surface side of the glass substrate and a movable electrode is provided on the bonding surface side of the silicon substrate. Prior to anode bonding, an anti-discharge equipotential wiring for short-circuiting the fixed electrode and the movable electrode is formed on the bonding surface side of the glass substrate inside the bonding region, and the equipotential wiring is cut and removed after anode bonding. Since the sensor thus produced keeps the fixed electrode on the insulating substrate side and the movable

electrode on the semiconductor substrate side at the same potential at the time of anode bonding the insulating substrate and the semiconductor substrate, discharge does not take place. Consequently, high bonding strength and desired sensor characteristics can be attained without causing generation of bonding voids or an increase in size of a sensor chip.

(57)要約: 静電容量型半導体物理量センサは、ガラス基板とシリコン基板の互いに対向する周辺領域(接合領域)とを陽極接合のために接触させるとともに、両基板間に陽極接合電圧を印加して陽極接合させ、一体化している。ガラス基板の接合面側には固定電極が設けられ、シリコン基板の接合面側には可動電極が設けられており、陽極接合前に、固定電極と可動電極とを短絡する放電対策用の同電位配線を、接合領域の内側でガラス基板の接合面側に形成しておき、陽極接合後に、同電位配線を切断し、除去する。こうしてセンサを製造することにより、絶縁基板と半導体基板とを陽極接合するときに絶縁基板側の固定電極と半導体基板側の可動電極とが同電位となり、放電が生じなくなる。従って、接合ボイドの発生やセンサチップの大型化を招くことなく、高い接合強度と所望のセンサ特性が得られる。



5469

# WO 2006/075469 A1

(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR),

MR, NE, SN, TD, TG).

OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML,

- 添付公開書類:
- ─ 国際調査報告書
- 補正書・説明書

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

## 明細書

静電容量型半導体物理量センサ及びその製造方法 技術分野

[0001] 本発明は、MEMS (Micro Electro Mechanical System)デバイスとしての静電容量型半導体物理量センサ及びその製造方法に関し、特に、陽極接合時の放電対策に関する。

## 背景技術

- [0002] 従来の静電容量型半導体物理量センサの一例を図8に示す。同図に示すように、シリコン半導体基板1(以下、シリコン基板という)の上面に絶縁性のガラス基板2を配置し、両基板1,2は、その周辺領域(接合領域)5において陽極接合法により接合されている。シリコン基板1は、エッチング加工によりフレーム状の支持枠3に対し、薄肉にして弾性を持たせ上下に変位可能とした感圧部4が形成されている。この感圧部4の上下両面が可動電極となり、この可動電極に対向させて上側のガラス基板2の内面には固定電極7が設けられている。そして、可動電極と固定電極との間には、ギャップ6に応じた静電容量が発生し、圧力が加わることにより、感圧部4が移動するためギャップ6が変化し、両電極間に発生する静電容量も変化する。その静電容量の変化を検出することにより、ギャップの変化、すなわち圧力を求めるようになっている。
- [0003] 外部回路への信号取り出しは、ガラス基板2に形成されたスルーホール8a,8bを介して、シリコン基板1つまり可動電極と導通した導電膜9aと、シリコン基板1とは絶縁膜10を介して絶縁状態で固定電極7にそのリード部7cを介して導通した導体膜9bとより行われるようになっている。なお、11はシリコン基板1とガラス基板2を陽極接合法によって接合するときの電源を示す。このシリコン基板1とガラス基板2との陽極接合は、接合のための高電圧印加時に、変位可能な感圧部4が静電引力によりガラス基板2に形成された固定電極7と接近し、その間で放電Aが発生し、固定電極7が熱によって合金化して感圧部4と溶着するおそれがある。かかる事態が生じると、感圧部4は変位しなくなり、圧力を検出できなくなるという問題がある。
- [0004] かかる問題を解決するため、図9、図10に示すように、前述と同等のセンサにおけ

るガラス基板2に、ガラス基板2の固定電極7とシリコン基板1の可動電極とを導通する短絡導電パターン(同電位配線)70を予め設けておき、陽極接合のための高電圧印加時には、同電位配線70を介して両電極を導通させておくことが知られている(例えば、特開平10-090300号公報参照)。これにより、陽極接合の際には、固定電極とシリコン基板とが同電位になるので、陽極接合時に放電が生じることがなく、両電極が接触して融着することがなく、高い接合強度も得られる。しかしながら、同電位配線を施したままでは所望のセンサ特性が得られない。

- [0005] そこで、陽極接合時には短絡導電パターンを介して固定電極とシリコン基板が導通し、通常の物理量測定時には固定電極とシリコン基板とが非導通となるギャップを有する短絡導電パターンを設けることが知られている(例えば、特開平9-196700号公報参照)。ところが、この短絡導電パターンは、ガラス基板とシリコン基板の間に設けているので、短絡導電パターンの周辺に接合ボイド(接合されず、気泡をかんでいるような状態)が生じ易いという問題がある。
- [0006] また、短絡導電パターンをシリコン基板とガラス基板との接合部の外側のシリコン基板上に設け、この短絡導電パターンを陽極接合後にレーザなどを用いて切断することが提案されている(例えば、特開平6-340452号公報参照)。しかしながら、この場合、短絡導電パターンを両基板の接合部の外側に設けるので、チップサイズが大きくなる問題がある。

## 発明の開示

- [0007] 本発明は、上述した問題を解消するもので、絶縁基板と半導体基板とを陽極接合するときに絶縁基板側の固定電極と半導体基板側の可動電極とを同電位として放電が生じないようにし、接合ボイドの発生やセンサチップの大型化を招くことなく、高い接合強度と所望のセンサ特性が得られる静電容量型半導体物理量センサ及びその製造方法を提供することを目的とする。
- [0008] 上記課題を解消するために本発明は、絶縁基板と半導体基板の互いに対向する 周辺領域(接合領域という)とを陽極接合のために接触させるとともに、両基板間に陽 極接合電圧を印加して陽極接合させて一体化して成り、前記絶縁基板の接合面側 には固定電極が設けられ、前記半導体基板の接合面側には可動電極が設けられた

静電容量型半導体物理量センサの製造方法において、前記陽極接合前に、前記固定電極と可動電極とを短絡する同電位配線を、前記接合領域の内側で絶縁基板の接合面側に形成する第1の工程と、前記陽極接合を行う第2の工程と、前記陽極接合後に、前記同電位配線を切断し、除去する第3の工程と、を備えたことを特徴とする。

- [0009] 上記第3の工程において、同電位配線の切断は、絶縁基板側から透過させたレー ザ照射により行うことができる。
- [0010] 上記第3の工程において、同電位配線の切断は、絶縁基板に設けられた固定電極 用及び可動電極用の各スルーホール底部に露出した導電膜層間に電圧を印加する ことにより同電位配線に電流を流し、それに基づく発熱により溶断することにより行うこ とができる。
- [0011] また、本発明は、絶縁基板と半導体基板の互いに対向する周辺領域(接合領域という)とを陽極接合のために接触させるとともに、両基板間に陽極接合電圧を印加して陽極接合させて一体化して成り、前記絶縁基板の接合面側には固定電極が設けられ、前記半導体基板の接合面側には可動電極が設けられた静電容量型半導体物理量センサの製造方法において、前記陽極接合前に前記固定電極と可動電極とを短絡する同電位配線を、前記接合領域の内側で半導体基板の接合面側に形成する第1の工程と、前記陽極接合を行う第2の工程と、前記陽極接合後に、前記同電位配線を切断し、除去する第3の工程と、を備えたことを特徴とする。
- [0012] 上記第3の工程において、同電位配線の切断には、上述の各種方法を同様に適用することができる。
- [0013] 上記のいずれにおいても、好ましくは、同電位配線の切断される部位の配線幅を狭くしておく。これにより、切断のために同電位配線に電流を流したときに、その細くなった部分に電流及び電圧が集中し、同電位配線の切断を容易に達成できる。
- [0014] 本発明は、絶縁基板と半導体基板の互いに対向する周辺領域(接合領域という)とを陽極接合のために接触させるとともに、両基板間に陽極接合電圧を印加して陽極接合させて一体化して成り、前記絶縁基板の接合面側には固定電極が設けられ、前記半導体基板の接合面側には可動電極が設けられた静電容量型半導体物理量セ

ンサにおいて、前記固定電極と可動電極とを短絡する同電位配線が、前記接合領域の内側で絶縁基板又は半導体基板の接合面側に形成されており、この同電位配線は、陽極接合後にレーザ照射又は同電位配線への通電により切断可能な構成とされているものである。

[0015] 本発明によれば、陽極接合する際には、半導体基板(可動電極)と固定電極が導電短絡パターンである同電位配線により接続されており、可動電極と固定電極は同電位となっているので、陽極接合する際に、両電極間で放電することがなくなり、陽極接合が確実に成される。この同電位配線は、接合終了後に、切断し、除去する。これにより、可動電極と固定電極とを電気的に分離させ、圧力、加速度等の物理量の検出が可能となり、所望の特性のセンサが得られる。そして、導電短絡パターンを基板間に挟んでいないので、接合ボイドが発生するようなことがない。また、導電短絡パターンを接合部の内側で絶縁基板に設けているので、チップサイズを小さくすることができる。

## 図面の簡単な説明

[0016] [図1]図1は本発明の一実施形態に係る静電容量型圧力センサにおいてレーザ光照 射により同電位配線を切断することを示す断面図。

「図2]図2は同センサの上面図。

[図3]図3は同センサにおいて電圧印加により同電位配線を切断することを示す断面図。

[図4]図4は同センサにおいてスルーホールを用いて電圧印加により同電位配線を切断することを示す断面図。

[図5]図5は同センサにおいて同電位配線の配線幅を狭くすることを示す上面図。 [図6]図6は本発明の他の実施形態に係る静電容量型圧力センサにおいてレーザ光 照射により同電位配線を切断することを示す断面図。

「図7」図7は同センサの上面図。

「図8]図8は同電位配線のない従来の静電容量型圧力センサの断面図。

[図9]図9は同電位配線された従来の静電容量型圧力センサの断面図。

[図10]図10は同電位配線された従来の静電容量型圧力センサの上面図。

## 発明を実施するための最良の形態

- [0017] 以下、本発明の一実施形態に係る静電容量型半導体物理量センサ(以下、容量型センサと略す)について図面を参照して説明する。図1は、本発明の一実施形態による容量型センサの断面構成を示し、図2は同センサの上面構成であり、ガラス基板2は透明であり、固定電極7などが透視して表されている。図示では、1個のセンサチップ部分に対応するウエハであるシリコン基板1(半導体基板)及びガラス基板2(絶縁基板)を示しており、実際の製造工程では、大きなガラス基板の表面に上記ガラス基板2に対応する領域が割り振られる。シリコン基板1も同様である。
- [0018] 両基板を接合する陽極接合前に、ガラス基板2の接合側表面には、蒸着又はスパッタにより所定パターン形状からなる固定電極7及びリード部7cを同時に形成し、この固定電極7を形成する際に、それと同時に固定電極7から引き出され、固定電極7と可動電極とを短絡する短絡導電パターンである同電位配線70を形成しておく(第1の工程)。同電位配線70は、接合領域の内側、つまり、ガラス基板2側の固定電極7内に設けている。この同電位配線70の形成には、ガラス基板2の表面に所定の金属を蒸着/スパッタするパターン形状を変更するだけでよい。シリコン基板1に対しては、エッチングにより支持枠3、感圧部4を形成しておく。シリコン基板1の感圧部4を含む接合面側は可動電極となる。
- [0019] このようなシリコン基板1とガラス基板2を、その相対位置を合わせて接触させる。ここに、シリコン基板1とガラス基板2との互いに対向する周辺領域(接合領域という)5を、陽極接合のために接触させるとともに、詳細は後述するように、両基板間に陽極接合電圧を印加して陽極接合により一体化する(第2の工程)。同電位配線70は、陽極接合後に、配線切断個所Cに示すように、切断して除去する(第3の工程)。同電位配線70は、ガラス基板2の固定電極7とシリコン基板1側の可動電極を電気的に接続するもので、陽極接合時の放電対策用である。
- [0020] ガラス基板2の所定位置には、可動電極用及び固定電極用の、上下に貫通する2 つのスルーホール8a, 8bが形成されており、シリコン基板1には、スルーホール8aの底部に露出するように、可動電極と導通した導電膜9aが形成され、また、スルーホール8bの底部に露出するように、固定電極7にそのリード部7cを介して導通した導電

膜9bが形成されている。この導電膜9bは、シリコン基板1とは絶縁状態とするための 絶縁膜10の上に形成されている。センサ信号は、スルーホール8a,8bを介して導電 膜9a,9bから外部回路に取り出される。各スルーホールの内壁面には導電膜が形 成され、ガラス基板2の表面に相互に分離して成膜された導体薄膜にそれぞれに導 通される。

- [0021] この種の静電容量型圧力センサは、感圧部4に圧力がかかることにより、容量ギャップ6が変化し、このギャップ長をdとし、固定電極7の面積をSとしたとき、両電極間の容量Cは、C= ε OS/dの変化を出力するものである。
- [0022] 次に、容量型センサのシリコン基板1とガラス基板2との陽極接合について詳細説明する。陽極接合に際しては、シリコン基板1に陽極接合用電源の陽極を接続すると共に、ガラス基板2に陽極接合用電源の負極を接続し、両極間に所定の電圧を印加する。これにより、シリコン基板1とガラス基板2との間に電流を流し、両者の接触部分、本例では周辺領域(接合領域)5を接合一体化する(陽極接合)。このとき、固定電極7と可動電極とは同電位配線70により短絡されて同電位になっているので、両者間での電位差が発生しにくくなる。これによって、陽極接合時に電極間で放電することがなくなり、従って、放電に伴う電極同士の合金化による溶着がなくなり、確実に陽極接合が成される。
- [0023] 陽極接合後に、同電位配線70は切断する。それには、レーザ光照射L(図1の矢印)を用いる。レーザ光は、CO2、YAGなどを用い、ガラス基板2側からガラスを透過させて同電位配線70の配線切断個所Cに照射して、同電位配線70を切断する。こうして、所望の特性のセンサを得ることができる。
- [0024] 次に、容量型センサにおける陽極接合後、同電位配線70を除去する他の方法について説明する。図3に示すように、直流バイアス電源12を同電位配線70に電流が流れるように接続し、この電圧印加に基づく通電により同電位配線70が発熱し、溶断する。電圧は、ガラス基板2に設けられた、可動電極用及び固定電極用の各スルーホール8a,8bの底部に露出した導電膜9a,9b間に印加する。印加する電圧は、徐々に上昇させたほうが一定の部位で切断される確率が高くなる。
- [0025] 上記電圧印加による同電位配線70の除去方法において、図4に示すように、電圧

印加端子としてガラス基板2のスルーホール8a,8bを利用してもよい。スルーホール8a,8bの内壁面に導電膜13a,13bを形成し、ガラス基板2上に導電膜13a,13bを介してシリコン基板1上の導電膜9a,9bと導通状態にある導電膜部14a,14bを形成し、この導電膜部14a,14bを電圧印加端子とする。スルーホール内壁面の導電膜13a,13bの形成工程は、陽極接合の前後どちらであってもよい。

- [0026] 上述したレーザ光照射による同電位配線70の切断方法においても、電圧印加による同電位配線70の切断方法においても、図5に示すように、同電位配線70の配線切断個所付近の配線パターン幅を狭くした細幅部Dを設けることが好ましい。このように同電位配線70に部分的に細幅部Dが有ることで、レーザ切断法においては、レーザビームスポットの切断目標位置が分かり易くなり、また、電圧印加切断法においては、配線幅が狭くなった部分での電気抵抗を高くして切断箇所を安定させることができる。
- [0027] 以上は、容量型センサにおける同電位配線70をガラス基板2側に設けた実施形態を示したが、シリコン基板1側に設けた他の実施形態の容量型センサについて、図6、図7を参照して以下に説明する。この実施形態による同電位配線71は、シリコン基板1側に、固定電極用の導電膜9bとシリコン基板1の可動電極とを電気的に接続するように設ける(第1の工程)。この同電位配線71により、固定電極7と可動電極は同電位となる。このため、陽極接合時に、上記実施形態と同様、電極間で放電することがなくなり、確実な陽極接合が成される。
- [0028] 陽極接合(第2の工程)後、この同電位配線71は切断する。同電位配線71の切断は、ガラス基板2側よりガラスを透過して配線切断個所Cにレーザ光照射Lすることにより行う(第3の工程)。
- [0029] 陽極接合後の同電位配線71の切断は、図示しないが、上述の図3と同様に、可動電極用と固定電極用の導電膜に直流電圧を印加して行ってもよく、また、図4と同様に、ガラス基板2のスルーホールを利用して行ってもよい。また、上記と同様に、同電位配線71の配線切断個所付近の配線幅を狭くすることが好ましい。
- [0030] 以上、本発明の各種実施形態を説明したが、上記実施形態の構成に限られること なく、種々の変形が可能であり、適用対象のMEMSデバイスとしても、静電容量型

圧力センサの他に、静電容量型角速度センサ、その他ピエゾ式圧力・加速度・角速度センサ、MEMSメカニカルリレーなどが揚げられる。また、ガラス基板2としては、絶縁基板材料であればよく、ガラス、その他透明でレーザ光を透過するものを使用できる。シリコン基板1としては、シリコンの他、GaAs、Geなどを使用できる。固定電極・導電膜の材料としては、Cr、Al、その他、Au、Ag、Cu、Pt、Tiなどを使用できる。また、本出願は、日本国特許出願2005-007784号に基づいており、その特許出

願の内容は、参照によって本出願に組み込まれる。

## 請求の範囲

[1] 1. 絶縁基板と半導体基板の互いに対向する周辺領域(接合領域という)とを陽極接合のために接触させるとともに、両基板間に陽極接合電圧を印加して陽極接合させて一体化して成り、前記絶縁基板の接合面側には固定電極が設けられ、前記半導体基板の接合面側には可動電極が設けられた静電容量型半導体物理量センサの製造方法において、

前記陽極接合前に、前記固定電極と可動電極とを短絡する同電位配線を、前記接 合領域の内側で絶縁基板の接合面側に形成する第1の工程と、

前記陽極接合を行う第2の工程と、

前記陽極接合後に、前記同電位配線を切断し、除去する第3の工程と、を備えたことを特徴とする静電容量型半導体物理量センサの製造方法。

- [2] 前記第3の工程において、絶縁基板側から透過させたレーザ照射により、前記同電 位配線を切断することを特徴とする請求項1記載の静電容量型半導体物理量センサ の製造方法。
- [3] 前記第3の工程において、絶縁基板に設けられた固定電極用及び可動電極用の各スルーホール底部に露出した導電膜層間に電圧を印加することにより、同電位配線に電流を流し、それに基づく発熱により同電位配線を切断することを特徴とする請求項1記載の静電容量型半導体物理量センサの製造方法。
- [4] 前記第1の工程において、同電位配線の切断される部位の配線幅を狭くすることを 特徴とする請求項2又は請求項3記載の静電容量型半導体物理量センサの製造方 法。
- [5] 絶縁基板と半導体基板の互いに対向する周辺領域(接合領域という)とを陽極接合のために接触させるとともに、両基板間に陽極接合電圧を印加して陽極接合させて一体化して成り、前記絶縁基板の接合面側には固定電極が設けられ、前記半導体基板の接合面側には可動電極が設けられた静電容量型半導体物理量センサの製造方法において、

前記陽極接合前に前記固定電極と可動電極とを短絡する同電位配線を、前記接 合領域の内側で半導体基板の接合面側に形成する第1の工程と、 前記陽極接合を行う第2の工程と、

前記陽極接合後に、前記同電位配線を切断し、除去する第3の工程と、を備えたことを特徴とする静電容量型半導体物理量センサの製造方法。

- [6] 前記第3の工程において、絶縁基板側から透過させたレーザ照射により、前記同電 位配線を切断することを特徴とする請求項5記載の静電容量型半導体物理量センサ の製造方法。
- [7] 前記第3の工程において、絶縁基板に設けられた固定電極用及び可動電極用の各スルーホール底部に露出した導電膜層間に電圧を印加することにより、同電位配線に電流を流し、それに基づく発熱により同電位配線を切断することを特徴とする請求項5記載の静電容量型半導体物理量センサの製造方法。
- [8] 前記第1の工程において、同電位配線の切断される部位の配線幅を狭くすることを 特徴とする請求項6又は請求項7記載の静電容量型半導体物理量センサの製造方 法。
- [9] 絶縁基板と半導体基板の互いに対向する周辺領域(接合領域という)とを陽極接合のために接触させるとともに、両基板間に陽極接合電圧を印加して陽極接合させて一体化して成り、前記絶縁基板の接合面側には固定電極が設けられ、前記半導体基板の接合面側には可動電極が設けられた静電容量型半導体物理量センサにおいて、

前記固定電極と可動電極とを短絡する同電位配線が、前記接合領域の内側で絶縁基板又は半導体基板の接合面側に形成されており、

この同電位配線は、陽極接合後にレーザ照射又は同電位配線への通電により切断可能な構成とされていることを特徴とする静電容量型半導体物理量センサ。

### 補正書の請求の範囲

## [2006年5月5日(05.05.2006) 国際事務局受理]

1. (補正後) 絶縁基板と半導体基板の互いに対向する周辺領域(接合領域という)とを 陽極接合のために接触させるとともに、両基板間に陽極接合電圧を印加して陽極接合させ て一体化して成り、前記絶縁基板の接合面側には固定電極が設けられ、前記半導体基板の 接合面側には可動電極が設けられた静雷容量型半導体物理量センサの製造方法において、

前記陽極接合前に、前記固定電極と可動電極とを短絡する同電位配線を、前記接合領域の内側で絶縁基板の接合面側に、当該両基板に直接的に挟まれることがないように形成する第1の工程と、

前記陽極接合を行う第2の工程と、

前記陽極接合後に、前記同電位配線を切断し、除去する第3の工程と、を備えたことを特徴とする静電容量型半導体物理量センサの製造方法。

- 2. 前記第3の工程において、絶縁基板側から透過させたレーザ照射により、前記同電位配線を切断することを特徴とする請求項1記載の静電容量型半導体物理量センサの製造方法。
- 3. 前記第3の工程において、絶縁基板に設けられた固定電極用及び可動電極用の各スルーホール底部に露出した導電膜層間に電圧を印加することにより、同電位配線に電流を流し、それに基づく発熱により同電位配線を切断することを特徴とする請求項1記載の静電容量型半導体物理量センサの製造方法。
- 4. 前記第1の工程において、同電位配線の切断される部位の配線幅を狭くすることを特徴とする請求項2又は請求項3記載の静電容量型半導体物理量センサの製造方法。
- 5. (補正後) 絶縁基板と半導体基板の互いに対向する周辺領域(接合領域という)とを 陽極接合のために接触させるとともに、両基板間に陽極接合電圧を印加して陽極接合させ て一体化して成り、前記絶縁基板の接合面側には固定電極が設けられ、前記半導体基板の 接合面側には可動電極が設けられた静雷容量型半導体物理量センサの製造方法において、

前記陽極接合前に前記固定電極と可動電極とを短絡する同電位配線を、前記接合領域の 内側で半導体基板の接合面側に、当該両基板に直接的に挟まれることがないように 形成する第1の工程と、

前記陽極接合を行う第2の工程と、

前記陽極接合後に、前記同電位配線を切断し、除去する第3の工程と、を備えたことを特徴とする静電容量型半導体物理量センサの製造方法。

- 6. 前記第3の工程において、絶縁基板側から透過させたレーザ照射により、前記同電 位配線を切断することを特徴とする請求項5記載の静電容量型半導体物理量センサの製造 方法。
- 7. 前記第3の工程において、絶縁基板に設けられた固定電極用及び可動電極用の各スルーホール底部に露出した導電膜層間に電圧を印加することにより、同電位配線に電流を流し、それに基づく発熱により同電位配線を切断することを特徴とする請求項5記載の静電容量型半導体物理量センサの製造方法。
- 8. 前記第1の工程において、同電位配線の切断される部位の配線幅を狭くすることを特徴とする請求項6又は請求項7記載の静電容量型半導体物理量センサの製造方法。
- 9. (補正後) 絶縁基板と半導体基板の互いに対向する周辺領域(接合領域という)とを 陽極接合のために接触させるとともに、両基板間に陽極接合電圧を印加して陽極接合させ

て一体化して成り、前記絶縁基板の接合面 側には固定電極が設けられ、前記半導体基板の接合面側には可動電極が設けられた静電容量型半導体物理量センサにおいて、

前記固定電極と可動電極とを短絡する同電位配線が、前記接合領域の内側で絶縁基板又は半導体基板の接合面側に、当該両基板に直接的に挟まれることがないように形成されており、


この同電位配線は、陽極接合後にレーザ照射又は同電位配線への通電により切断可能な構成とされていることを特徴とする静電容量型半導体物理量センサ。

## 条約19条(1)に基づく説明書


請求の範囲第1項、第5項、及び第9項は、「導電短絡パターンである同電位配線が絶縁 基板と半導体基板との間に直接的に挟まれることがない」ことを明確にするように補正し た。なお、この補正は、同電位配線が、例えば、本願図1において導電膜9aを介して絶 縁基板と半導体基板との間に挟まれることを、除外するものではない。

引用文献1,2のいずれにも、同電位配線をこのように形成することは示していない。本発明によれば、明細書に記載しているように、「導電短絡パターンを基板間に挟んでいないので、接合ボイドが発生することがない」といった引用文献1,2では得られない効果が得られる。


[図1]




[図2]




[図3]




[図4]




[図5]



[図6]




[図7]




[図8]

図 8




[図9]

図 9



[図10]



## INTERNATIONAL SEARCH REPORT

International application No.

			PCT/JP2	005/022747		
A. CLASSIFICATION OF SUBJECT MATTER G01L1/14(2006.01), H01L29/84(2006.01)						
According to International Patent Classification (IPC) or to both national classification and IPC						
B. FIELDS SEARCHED						
Minimum docu G01L1/14,	umentation searched (classification system follow H01L29/84, G01P15/125	wed by classification	on symbols)			
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922-1996 Jitsuyo Shinan Toroku Koho 1996-2006 Kokai Jitsuyo Shinan Koho 1971-2006 Toroku Jitsuyo Shinan Koho 1994-2006						
Electronic data b	pase consulted during the international search (name of	data base and, where	practicable, search	terms used)		
C. DOCUMEN	ITS CONSIDERED TO BE RELEVANT					
Category*	Citation of document, with indication, where app		ant passages	Relevant to claim No.		
X Y	JP 9-196700 A (Omron Corp.), 31 July, 1997 (31.07.97), Par. Nos. [0030] to [0039]; Figs. 6 to 7 (Family: none)			1,3-5,7-9 2,6		
У	JP 10-178181 A (Mitsubishi M 30 June, 1998 (30.06.98), Par. No. [0005] (Family: none)	laterials Con	cp.),	2,6		
Further documents are listed in the continuation of Box C. See patent family annex.			nily annex.			
"A" document de be of particu "E" earlier applied date "L" document we cited to esta special reaso "O" document re.	cation or patent but published on or after the international filing which may throw doubts on priority claim(s) or which is blish the publication date of another citation or other in (as specified) ferring to an oral disclosure, use, exhibition or other means ablished prior to the international filing date but later than the	date and not in co the principle or th  "X" document of parti- considered nove- step when the doc  "Y" document of parti- considered to in- combined with or being obvious to a	onflict with the applicate cory underlying the in- icular relevance; the classifier cannot be conside aument is taken alone icular relevance; the clavolve an inventive ste	aimed invention cannot be ered to involve an inventive aimed invention cannot be up when the document is ocuments, such combination art		
Date of the actual completion of the international search 14 February, 2006 (14.02.06)			Date of mailing of the international search report 21 February, 2006 (21.02.06)			
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer				

Telephone No.

#### 国際調查報告

A. 発明の属する分野の分類(国際特許分類(IPC)) Int.Cl. *G01L1/14*(2006.01), *H01L29/84*(2006.01)

#### B. 調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int.Cl. G01L1/14, H01L29/84, G01P15/125

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1922-1996年

日本国公開実用新案公報

1971-2006年

日本国実用新案登録公報

1996-2006年

日本国登録実用新案公報

1994-2006年

国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

し、 関連すると配められる文献				
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号		
X Y	JP 9-196700 A (オムロン株式会社) 1997.07.31, 【0030】-【0039】, 第6-7図 (ファミリーなし)	1, 3–5, 7–9 2, 6		
Y	JP 10-178181 A (三菱マテリアル株式会社) 1998.06.30, 【0005】 (ファミリーなし)	2, 6		

#### □ C欄の続きにも文献が列挙されている。

パテントファミリーに関する別紙を参照。

### \* 引用文献のカテゴリー

- 「A」特に関連のある文献ではなく、一般的技術水準を示す もの
- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用す る文献(理由を付す)
- 「O」口頭による開示、使用、展示等に言及する文献
- 「P」国際出願目前で、かつ優先権の主張の基礎となる出願

#### の日の後に公表された文献

- 「T」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日

14.02.2006

国際調査報告の発送日

21.02.2006

2 F

国際調査機関の名称及びあて先

日本国特許庁(ISA/JP)

郵便番号100-8915 東京都千代田区霞が関三丁目4番3号 特許庁審査官(権限のある職員)

9613

松浦 久夫

電話番号 03-3581-1101 内線 3216